|
|
1024点FFT快速傅立叶变换.zip (511.44 KB)0 j2 `; h) L& L1 |2 L; Z8 j
" ?, b1 f, Y9 g( H, C/ cAD7266的Verilog驱动程序.zip (558.32 KB)
! L2 `4 ?3 B; A: t0 K2 W5 {" w1 o0 z' X% r# Q( d/ d0 @
BOOTLOADER (基于Platform Flash).rar (973.98 KB)' x8 s' G0 C. c) E9 |2 T- W, t
: y) L0 Y- l. e# V
ChipScope使用示例.zip (1.06 MB)
: W! u w$ ^$ U$ ^2 S! s9 L
) j$ k7 m( Y7 c) ADDR SDRAM控制器verilog代码.zip (475.63 KB)# t0 f9 @* r) T; r
6 G8 }$ m% e' C- i% D6 MDDR SDRAM控制器参考设计VHDL代码.zip (990.35 KB): g9 k0 ?* B. l D; E9 y
: ~0 `4 ^$ I6 ^4 _DDR2 Controller.zip (303.76 KB). H9 k1 ~8 F& I, f$ E! y3 i$ g
7 u; I2 ]7 l! V" }3 F" E- y3 tEDK9.1嵌入式开发实验代码.zip (2.76 MB)
5 w* `2 l) d; E% E L+ L4 ]. U
' S I3 P/ w# }. X5 n, d) L3 pFFT变换的IP核的源代码.zip (35.22 KB)
6 o# ]( U/ c( Q+ K- H5 S
& `6 M$ t, Q% `* `9 D: M# IEDK中PS2自定义IP.zip (29.69 KB)
4 b3 R4 b% s( J, L- X: q, b7 N9 i2 a- m
FM收音机的解码及控制器VHDL语言实现.zip (61.29 KB). N N/ s" u' u+ Z+ B
1 c5 a+ ~% `; I. ~4 i: K$ `
FPGA语音通信平台设计实例.zip (62.09 KB)
* ~+ E4 T: v) b8 _& T
W2 I- G9 [- `. BFPGA实现CAN总线控制器源码.rar (860.86 KB)
3 Z5 X- ~ F+ j2 N0 }
5 H5 [. V( ]2 M/ S. H' hIP camera的开源系统.zip (1.69 MB)
; K& e4 Y" N# E r$ z! i3 A6 ^( u3 R3 F0 W# c
LCD IP CORE.zip (347.12 KB): `2 B2 e; H) t9 x
% l7 D: l' Y; Y8 Z8 NLCD12864 在Spartan-3E实现教程和代码.zip (1.08 MB)' c) r6 S* B. w& `/ {
$ y% Q+ S& d; u
PCI Express IP核应用参考设计.zip (1.67 MB)
! w0 f8 T, m# b$ e; o# J' Q
9 g f' t8 S6 j7 _PCI Express标准概述白皮书.zip (1.12 MB)6 e- V) {9 ^5 r9 O, h4 c; _! `
& H& v+ T' `/ u$ N9 L0 d* `1 e
PCIE DMA例子.zip (1.78 MB)2 h1 _+ I* Q" P- X; ]1 E5 _$ T. \
5 ^3 p4 d) e4 h1 d4 z# k2 S0 c, j6 O
PCI的核.zip (5.74 MB)) U( U# W7 E# d( ^! C3 L
' y5 i0 {# e0 B$ E
PCI总线IP核(华为的商用).zip (31.33 KB)
, \( L* ?: g1 ^2 m9 c' |9 V. D" _& I, w6 V; {5 a
PS2键盘控制程序.zip (4.78 KB)
' K, S* J: i( V" z. R+ }* C0 J; N, M
PICOBLAZE控制LCD1602的源码.zip (759.6 KB)
- b( M! D3 a# ]7 U- z& D0 W+ M: ?
. V/ G/ a/ D7 tSparten3E的EDK实验.zip (1.41 MB) J) x! g5 P# a/ U+ x
: K3 s P! z$ Q3 L' H1 J
System Generator的设计实例.rar (960.75 KB)
3 D% C+ W; U! }: [8 q( v
9 m( h* `0 T y T BThe SDRAM controller is designed for the Virtex V300bg432-6.zip (2.35 MB)2 ^) Q5 D* ?9 |7 J" c7 w+ F" N
& D' H' s+ W1 P% @4 S5 ?$ o F mucos_ii 在microblaze平台上的移植.zip (364.1 KB)
& J1 |' c/ l5 z4 z: A. ^4 A) I! j2 k& R5 N
USB IP核.zip (157.43 KB)
1 L3 _/ Y: i0 ^# k- _6 t s# @8 V$ H! M# v5 c7 }
USB2.0 IP核源代码.zip (206.47 KB) \) D- j9 {) z6 M& t2 m2 a
: C; F( B, j9 m: s% G+ ~3 vUSB接口控制器参考设计VHDL代码(Xilinx).zip (58.43 KB)
4 ^& v) o; g: I7 L2 X$ v
& F$ k1 g2 p9 e3 yUSB大容量存储开发板CPLD代码.zip (514.32 KB)
# @; D; [1 @5 b, B1 X& {5 E: ^# X g6 E. D% Q9 J
USB接口应用系统设计实例.zip (10.67 KB)- N) i+ P: A8 ]8 S+ H0 |
* ^: w, D0 I5 e
USB通信全套资料.zip (1.96 MB)) o* d x# e0 ]6 a5 c4 P1 P8 z s
2 \8 {$ V' V& O l+ t" ~; ]
Verilog编写的信道估计.zip (3.25 KB)( F5 E: G5 @) X) f4 Y& N) s5 u
. z4 B5 V3 Z9 g Q' aVerilog编写的基于SPARTAN板的VGA接口显示程序.zip (3.34 MB)
7 R* k% ?. Q5 m: J2 N9 A. W$ }' i* F5 ?8 w5 M5 Q
Verilog实现闰年的判断(ISE8.21中调试通过).zip (158.15 KB)
2 h7 f$ h) A0 |( u1 Y% K- F) _% M) U- ?4 g6 u5 E$ Y, P
VGA显示IP核（包括驱动）.zip (31.63 KB) X) b# S8 W. a; y. g# c
7 u/ @6 A. O3 s, t& ~0 Q. x. W0 YVHDL编写的PCI代码(PCI2.2兼容).zip (825.82 KB)+ I9 {8 X' Y% _( M5 l: X: S
$ ?" k" G2 ?6 Z5 K, K: |VHDL实现对图像的采集和压缩.zip (425.1 KB)& ^ f( T, R0 l$ N
+ n' z, `& O7 g2 B9 ]xilinx 3s400开发板厂家光盘源码(按键防抖动).zip (172.45 KB)
, ^0 ?( E& d# L/ A' A7 G+ _9 Z- q3 Q, v" r% K7 k5 ]2 X
Xilinx DDR2存储器接口调试代码.rar (2.63 MB)
) D4 C; k, A0 ~+ C$ ]
" |. N+ ^" t5 [* V+ D) N% v. vXilinx DDR3最新VHDL代码(通过调试).rar (101.46 KB)) [/ T8 r* e* m" N; h1 _. a" m
% H$ \5 _) r4 }" LXilinx EDK工程一例MicroBlaze内置USB固件程序.rar (2.67 MB)
& O+ R% Q! t6 c& K
' |, i) q2 I" x% CXilinx EDK设计试验.rar (5.51 MB)
) d6 |5 o3 [ J U% a; S7 X/ U# s+ ~* Y" j4 [0 F) }. \' k. ~& e
Xilinx ISE9.x FPGA_CPLD设计指南(原书光盘上的源码).zip (9.3 MB)$ w1 O5 ~0 t2 Q" b
$ [6 o8 l. L) ?+ l' [4 `2 oXilinx Sdram 参考设计：含Verilog和VHDL版本级详细说明文档.rar (368.68 KB)
6 a8 D! R0 {- d4 C# w6 A# o4 Z* `. N3 h$ R) g5 T* y
Xilinx SPARTAN-3E入门开发板实例.zip (401.57 KB)
. @1 H7 g) k1 i% ^- ~' N- I8 g }7 e* x1 @+ h% J
Xilinx sparten3E 键盘和开发板的通信和LCD的字符显示.zip (1.98 KB)
+ h( L S7 O" O9 |* i5 F
- f# P3 A) u7 J0 b) l& AXilinx spratan3 xcs100E(VGA PS2).zip (2.14 MB)
1 s0 `% H0 x1 e- D$ K3 E
/ y8 p7 f" y2 ^. F f! v+ |Xilinx TCP_IP协议实现.rar (2.45 MB)
3 e0 K) J4 X1 U$ Y* y7 |1 t: M( \# n- y+ ~8 d+ s, U9 h- ^
Xilinx 的Basys板VGA显示图片原码.zip (829.2 KB)' t- y* }, R4 L* r1 D! f
( c8 M2 |; q' C1 r& o' M
Xilin
6 \6 O2 e: n& V9 u: q+ d% Q& y# e
* {' U9 z) b+ n7 Q, q: m6 x
8 S3 U7 t4 G6 |( a
1 {% e' r. y0 D
6 d9 J% u8 J0 h4 n& e# h# s+ x' j P# s: D& @: Y5 X
资源下载地址和密码（百度云盘）： [/hide] 百度网盘信息回帖可见3 E' t- ^/ x7 g8 K3 o4 f
/ ?: P: j. c$ c. L4 a0 |) Y
. V& s6 q, Z; v2 z% \+ ]
. K$ T' j- x5 R% Q本资源由Java自学网收集整理【www.javazx.com】 |
|
发表于 2022-7-13 18:09:01
